[19]中华人民共和国专利局

[11] 公开号 CN 1111825A



[12] 发明专利申请公开说明书

[21]申请号 94119911.8

[51]Int.Cl⁶ H01L 27/112

[43]公开日 1995年11月15日

[22]申请日 94.12.27

[30]优先权

[32]93.12.27[33]JP[31]348512/93

[32]94.6.30 [33]JP[31]150242 / 94

|32|94.11.11|33|JP|31|277470 / 94

|71|申请人 株式会社东芝

地址 日本神奈川县

[72]发明人 荒木仁

|74||专利代理机构 中国国际贸易促进委员会专利商标事务所


代理人 王以平

说明书页数:

附图页数:

[54]发明名称 非易失性半导体存储装置及其制造方法 [57]編纂

本发明旨在实现不必在高限的第 1 多晶硅上开接触孔、接触孔数目少的选择晶体管以谋求高集成化。配置有和叠层式存储单元 208 具有同样浮置栅构造的选择晶体管 209。由于在高限的第 1 多晶硅上不开接触孔,故在选择晶体管的栅极布线中不必在单元阵列的中途形成接触孔。其结构是对浮置栅 204 预先注入电荷以使选择晶体管 209 的构通区域接杂、并用紫外线照射进行控制使中性阈值变为正值。



(BJ)第 1456 号

择晶体管控制在正阈值的杂质的沟道区。

34、如权利要求33所述的非易失性半导体存储装置,其特征是:

上述选择晶体管的结构要使用紫外线照射得到的中性阈值为正阈值。

35. 如权利要求 33 所述的电写入可擦除型的非易失性半导体存储装置,其特征是:

在上述选择晶体管的电极区与半导体衬底之间以及上述存储单元的电荷积累区与半导体衬底之间分别具备实质上同一膜厚的栅绝缘膜。

36. 如权利要求33 所述的非易失性半导体存储装置,其特征是:

上述选择晶体管在上述第2浮置栅电极与上述半导体衬底间的静电容量(Cs1)和上述第2浮置栅电极与上述第2控制栅电极间的静电容量(Cs2)的比(Cs2/Cs1+Cs2)小于上述存储器单元在上述第1浮置栅电极与上述半导体衬底间的静电容量(Cc1)和上述第1浮置栅电极与上述第1控制栅电极间的静电容量(Cc2)的比(Cc2/Cc1+Cc2)。

37. 如权利要求33 所述的非易失性半导体存储装置,其特征是:

上述第2浮置栅电极在上述第2控制栅电极方向上相邻的上

述选择晶体管之间互相连续。

38. 如权利要求 34 所述的非易失性半导体存储装置,其特征是:

上 述选择晶体管在上述第 2 浮置栅电极与上述半导体村底间的静电容量(Cs1)和上述第 2 浮置栅电极与上述第 2 控制栅电极间的静电容量(Cs2)的比(Cs2/Cs1+Cs2)小于上述存储单元在上述第 1 浮置栅电极与上述半导体村底间的静电容量(Cc1)和上述第 1 浮置栅电极与上述第 1 控制栅电极间的静电容量(Cc2)的比(Cc2/Cc1+Cc2)。

39. 如权利要求 35 所述的非易失性半导体存储装置,其特征是:

上述选择晶体管在上述第 2 浮栅电极与上述半导体衬底间的静电空量(Cs1)和上述第 2 浮置栅电极与上述第 2 控制栅电极间的静电容量(Cs2)的比(Cs2/Cs1+Cs2)小于上述存储器单元在上述第 1 浮置栅电极与上述半导体衬底间的静电容量(Cc1)和上述第 1 浮置栅电极与上述第 1 控制栅电极间的静电容量(Cc2)的比(Cc2/Cc1+Cc2)。

40. 如权利要求 33 至 39 中任一项所述的非易失性半导体存储装置,其特征是:

通过把多个上述存储单元的源和漏区串联而使上述存储单元的沟道区形成串联连接,把设置在该串联连接的二端部的上述选

择晶体管结构作为一个组合,则在重复该组合结构得到的每个配置中具备与上述选择晶体管的预定的一侧连接的位线。

41. 如权利要求 36、38 或 39 中任一项所述的非易失性半导体存储装置,其特征是:

上述第2浮置栅电极与在上述第2控制栅电极的方向上相邻的上述选择晶体管互相连续,上述第1浮置栅电极在上述第1控制栅电极的方向上相邻的上述存储器单元之间具有预定间隔并由此分隔开来,该预定间隔小于上述第1浮置栅电极的厚度的2倍。

42. 如权利要求 36、38 或 39 中任一项所述的非易失性半导体存储装置,其特征是:

上述第2控制栅电极方向上的上述第2浮置栅电极的长度小于上述第1控制栅电极方向上的第1浮置栅电极的长度。

43. 如权利要求 40 所述的非易失性半导体存储装置,其特征是:

上述组合结构被设置成矩阵状、并用于修正上述存储单元在数据写入状态下的阈值电压的检验装置。

44. 如权利要求 43 所述的非易失性半导体存储装置,其特征 是所述检验装置包括:

把 从上述存储单元读出的数据或写入到存储单元的数据作 为第1状态和第2状态中的任一状态保持在预定的保持节点的触

图 7





图 8



-4-







图 10



图]]





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-78551

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/8247 29/788 29/792

H01L 29/78

371

G11C 17/00

307 D

審査請求 未請求 請求項の数25 OL (全 21 頁) 最終頁に続く

(21)出願番号

特顯平6-277470

(22)出魔日

平成6年(1994)11月11日

(31)優先権主張番号 6特顯平5-348512 2

(32)優先日

平5 (1993)12月27日

(33)優先権主張国

日本(JP)

(31)優先権主張番号 €特願平6-150242>

(32)優先日

平6 (1994) 6月30日 (33)優先権主張国 日本(JP)

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 荒木 仁

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 不揮発性半導体記憶装置及びその製造方法

(57) 【要約】

・【目的】 高抵抗の第1のポリシリコンにコンタクトホー ルを開孔する必要がなく、コンタクトホール数が少ない 選択トランジスタを実現させ、髙集積化を図る。

・【構成】積層型のメモリセル208 と同様の浮游ゲートを 有する構造の選択トランジスタ209 を配している。高抵 抗の第1のポリシリコン204 にコンタクトホールを開孔 しないので、選択トランジスタのゲート配線においてセ ルアレイ途中でのコンタクトホール形成の必要がない。 選択トランジスタ209 のしきい値が正になるようにその 浮遊ゲート204 に予め電荷を注入する構成、あるいは選 択トランジスタ209 のチャネル領域に不純物313 を導入 して、紫外線照射による中性しきい値が正になるように 制御される構成である。



・【特許請求の範囲】

・【請求項1】 半導体基板表面のソース領域及びドレイシ領域と、前記基板上に形成された第1の制御ゲート電極と、この制御ゲート電極と前記半導体基板との間に第1の電荷蓄積領域を有し、書き込み時にはゲートと基板、ドレイン、ソース間の電位差により前記第1の電荷蓄積領域に電荷を注入し、読み出し時のゲート電圧より高いしきい値に設定し、消去時には書き込み時と逆の電位差により前記第1の電荷蓄積領域から電荷を放出させ、読み出しゲート電圧より低いしきい値に設定することによりデータを記憶するメモリセルと、

前記メモリセル複数で直列接続を成しその端部に設けられる、第2の制御ゲート電極、及びこの制御ゲート電極と前記半導体基板との間に前記第1の電荷蓄積領域と同様の第2の電荷蓄積領域を有する選択トランジスタと、少なくとも前記メモリセルに対する読み出し、書き込み動作時に前記選択トランジスタに予め正のしきい値を持たせる第2の電荷蓄積領域に電荷を注入する手段とを具備したことを特徴とする不揮発性半導体記憶装置。

・【請求項2】 前記選択トランジスタの第2の電荷蓄積 20 領域と半導体基板との間、及び前記メモリセルの第1の電荷蓄積領域と半導体基板との間にそれぞれ実質的に同一膜厚のゲート絶縁膜を具備したことを特徴とする請求項1記載の不揮発性半導体記憶装置。

・【請求項3】 前記メモリセルに対する消去動作時、前記選択トランジスタの第2の電荷蓄積領域と基板間には前記正のしきい値を保持できる程度の電界しかかからないようにする手段を具備したことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項4】 半導体基板表面のソース領域及びドレイシ領域、このソース領域及びドレイン領域の間の基板上に形成された第1の絶縁膜、この第1の絶縁膜上に形成された第1の浮遊ゲート電極、この浮遊ゲート電極上に形成された第2の絶縁膜、この第2の絶縁膜上に形成された第1の制御ゲート電極を備えたメモリセルと、

前記ソース領域及びドレイン領域が連なって前記メモリセル複数が直列接続されその端部に設けられる、前記ソース領域及びドレイン領域の間の基板上に形成された第3の絶縁膜、この第3の絶縁膜上に形成された第2の浮遊ゲート電極、この浮遊ゲート電極上に形成された第440の絶縁膜、この第4の絶縁膜上に形成された第2の制御ゲート電極を備えた選択トランジスタと、

少なくとも前記メモリセルに対する読み出し、書き込み 動作時において前記選択トランジスタに予め正のしきい 値を持たせるための前記第2の浮遊ゲート電極への電荷 注入手段とを具備したことを特徴とする不揮発性半導体 記憶装置。

·【請求項5】 前記第1の絶縁膜と前記第3の絶縁膜は 実質同一の膜厚であることを特徴とする請求項4記載の 不揮発性半導体記憶装置。 2

【請求項6】 半導体基板表面のソース領域及びドレイシ領域と、このソース領域、ドレイン領域間の基板上に形成された第1の制御ゲート電極と、この制御ゲート電極と前記半導体基板との間に第1の電荷蓄積領域を有し、書き込み時にはゲートと基板、ドレイン、ソース間の電位差により前記第1の電荷蓄積領域に電荷を注入し、読み出し時のゲート電圧より高いしきい値に設定し、消去時には書き込み時と逆の電位差により前記第1の電荷蓄積領域から電荷を放出させ、読み出しゲート電圧より低いしきい値に設定することによりデータを記憶するメモリセルと、

前記ソース領域及びドレイン領域の連なりによって前記 メモリセル複数が直列接続を成す配列と、

前記配列の端部における前記ソース領域、ドレイン領域 間の基板上に設けられる、前記第1の制御ゲート電極と 同様形状の第2の制御ゲート電極、及びこの制御ゲート 電極と前記半導体基板との間に第1の電荷蓄積領域と同 様形状の電極領域を有する選択トランジスタと、

前記電極領域下の前記半導体基板に設けられる、前記選択トランジスタを正のしきい値に制御するための不純物が導入されたチャネル領域とを具備したことを特徴とする不揮発性半導体記憶装置。

・【請求項7】 前記選択トランジスタは紫外線照射により得られる中性しきい値が正のしきい値になるように構成されていることを特徴とした請求項6記載の不揮発性 半導体記憶装置。

・【請求項8】 前記選択トランジスタの電極領域と半導体基板の間、及び前記メモリセルの電荷蓄積領域と半導体基板の間にそれぞれ実質的に同一膜厚のゲート絶縁膜を具備したことを特徴とする請求項6記載の電気的書込み消去型不揮発性半導体記憶装置。

・【請求項9】 半導体基板表面のソース領域及びドレイシ領域、このソース領域及びドレイン領域の間の基板上に形成された第1の絶縁膜、この第1の絶縁膜上に形成された第1の浮遊ゲート電極、この浮遊ゲート電極上に形成された第2の絶縁膜、この第2の絶縁膜上に形成された第1の制御ゲート電極を備えたメモリセルと、

前記ソース領域及びドレイン領域の連なりによって前記 メモリセル複数が直列接続を成す配列と、

前記配列の端部における前記ソース電極、ドレイン領域 間の基板上に形成された第3の絶縁膜、この第3の絶縁 膜上に形成された第2の浮遊ゲート電極、この浮遊ゲー ト電極上に形成された第4の絶縁膜、この第4の絶縁膜 上に形成された第2の制御ゲート電極を備え、紫外線照 射により得られる中性しきい値が正のしきい値となって いる選択トランジスタとを具備したことを特徴とする不 揮発性半導体記憶装置。

・【請求項10】 前記第2の浮遊ゲート電極下の前記半 導体基板に設けられる、前記選択トランジスタを正のし 50 きい値に制御するための不純物が導入されたチャネル領 3

域とを具備したことを特徴とする請求項9記載の不揮発 性半導体記憶装置。

・【請求項11】 前記第1の絶縁膜と前記第3の絶縁膜は実質同一の膜厚であることを特徴とする請求項9記載の不揮発性半導体記憶装置。

・【請求項12】 前記選択トランジスタに関する、前記第2の浮遊ゲート電極と前記半導体基板間静電容量(Cs1)と前記第2の浮遊ゲート電極と前記第2の制御ゲート電極間の静電容量(Cs2)との比(Cs2/(Cs1+Cs2))は、前記メモリセルに関する、前記第1の浮遊ゲート電極と前記半導体基板間の静電容量(Cc1)と前記第1の浮遊ゲート電極と前記第1の制御ゲート電極間の静電容量(Cc2)との比(Cc2/(Cc1+Cc2))より小さいことを特徴とする請求項4または9いずれかに記載の不揮発性半導体記憶装置。

・【請求項13】 前記第2の浮遊ゲート電極は前記第2 の制御ゲート電極方向で隣接する前記選択トランジスタ どうし互いに連続していることを特徴とする請求項4ま たは9記載の不揮発性半導体記憶装置。

・【請求項14】 前記第2の浮遊ゲート電極は前記第2 20 の制御ゲート電極方向で隣接する前記選択トランジスタ どうし互いに連続しており、前記第1の浮遊ゲート電極 は前記第1の制御ゲート電極方向で隣接する前記メモリ セル間で所定間隔を有して区切られており、その所定間 隔は前記第1の浮遊ゲート電極の厚さの2倍よりも小さいことを特徴とする請求項12記載の不揮発性半導体記 憶装置。

・【請求項15】 前記第2の制御ゲート電極方向における前記第2の浮遊ゲート電極の長さは前記第1の制御ゲート電極方向における第1の浮遊ゲート電極の長さに比 30 ベて小さいことを特徴とする請求項12記載の不揮発性半導体記憶装置。

・【請求項16】 前記メモリセルの前記ソース及びドレイン領域が複数直列することにより前記メモリセルのチャネル領域が直列接続されこの直列接続の両端部に前記選択トランジスタが設けられた構成を1ユニットとし、このユニット構成が反復して配列される毎に前記選択トランジスタの所定の一方と接続されるビット線を具備することを特徴とする請求項1ないし15いずれか記載の不揮発性半導体記憶装置。

・【請求項17】 前記ユニット構成はマトリクス状に設けられ、データの書き込み状態に関わる前記メモリセルのしきい電圧を補正するベリファイ手段を具備することを特徴とする請求項16記載の不揮発性半導体記憶装置。

・【請求項18】 前記ベリファイ手段は、

前記メモリセルからの読み出しもしくはメモリセルへの 書き込みのデータを第1の状態及び第2の状態のうちの いずれか一方の状態として所定の保持ノードに保持する フリップフロップ回路と、 4

前記メモリセルのベリファイ動作時に前記ピット線をプリチャージする充電手段と、

前記メモリセルのベリファイ動作時には前記ビット線と 前記フリップフロップ回路とを電気的に遮断する期間を 有する前記フリップフロップ回路と前記ビット線を結合 する結合手段と、

前記ベリファイ動作時において導通する第1のベリファイ用トランジスタ及び前記ピット線の信号に対応してゲート制御される第2のベリファイ用トランジスタと、

ベリファイ終了時に前記第1、第2のベリファイ用トラシジスタが前記フリップフロップ回路の有する所定の保持ノードのデータを反転させる電流経路を構成する回路手段とを具備することを特徴とする請求項17記載の不揮発性半導体記憶装置。

・【請求項19】 前記フリップフロップ回路はリセット 手段を含むことを特徴とすることを特徴とする請求項1 8記載の不揮発性半導体記憶装置。

・【請求項20】 前記ベリファイ動作が終了したことを 検出するベリファイ検出手段をさらに具備することを特 徴とする請求項18,19いずれか記載の不揮発性半導 体記憶装置。

・【請求項21】 前記ベリファイ検出手段は複数の前記 フリップフロップ回路それぞれの前記所定の保持ノード すべてに対しそれぞれ電位が一致したときにのみ検出信 号を得る共通ベリファイ線を有することを特徴とする請 求項20記載の不揮発性半導体記憶装置。

·【請求項22】 第1導電型の半導体基板上に選択的に 素子分離領域を形成する工程と、

前記半導体基板上の前記素子分離領域以外の領域に第1 のゲート絶縁膜を形成する工程と、

前記第1のゲート絶縁膜上に浮遊ゲート電極となる第1 のポリシリコン膜を形成する工程と、

前記第1のポリシリコン膜を選択的にエッチングして浮 遊ゲート分離領域を形成する工程と、

前記第1のポリシリコン膜上及び浮遊ゲート分離領域上 に第2のゲート絶縁膜を形成する工程と、

前記第2のゲート絶縁膜上に制御ゲート電極となる第2 のポリシリコン膜を形成する工程と、

前記第1のポリシリコン膜と前記第2のゲート絶縁膜と前記第2のポリシリコン膜を自己整合的に選択的にエッチングし浮遊ゲート電極と制御ゲート電極の積層構造を形成する工程と、

前記素子分離領域以外かつ前記浮遊ゲート電極及び制御 ゲート電極の領域以外の前記半導体基板表面に第2導電 型の不純物拡散層を形成する工程と、

前記半導体基板上と前記素子分離領域上と前記制御ゲー ト電極上に第3の絶縁膜を形成する工程と、

前記第3の絶縁膜を介して前記制御ゲート電極と前記不 純物拡散層にコンタクトホールを開孔する工程と、

50 前記制御ゲート電極と前記不純物拡散層それぞれに接続

される金属電極を前記コンタクトホール内及び前記第3 の絶縁膜上に形成する工程と、

前記第3の絶縁膜と前記金属電極上に第4の絶縁膜を形 成する工程と、

前記第4の絶縁膜内に前記金属電極と電気的に結合され る金属配線を形成し、この金属配線上にポンディング用 の開孔部を形成する配線工程を具備し、

前記自己整合的に形成された浮遊ゲート電極及び制御ゲ ート電極の積層構造は前記不純物拡散層を隔てて複数個 直列に配置され、その直列接続された一方端部の不純物 10 拡散層がドレインコンタクト、他方端部の不純物拡散層 がソースコンタクトとなり、上記直列接続された複数個 の積層構造のうち両端の制御ゲート電極は選択トランジ スタのゲート電極とすることを特徴とする不揮発性半導 体記憶装置の製造方法。

・【請求項23】 前記配線工程は、複数層の金属層と絶 縁層の積層構成と、この金属層間を接続するVIAホー ルを形成する工程を含み、前記制御ゲート電極上に設け られたコンタクトホールと前記不純物拡散層上に設けら れたコンタクトホールには前記複数層の金属層のうちの 20 いずれかの金属層が形成され電気的接続をなし、前記ボ シディング用の開孔部を設ける金属配線は前記複数層の 金属層のうちの最上層の金属層であることを特徴とする 請求項22記載の不揮発性半導体記憶装置の製造方法。 ・【請求項24】 前記配線工程の後に紫外線照射する工 程を有することを特徴とする請求項22または23いず れか記載の不揮発性半導体記憶装置の製造方法。

・【請求項25】 前記半導体基板の少なくとも前記選択 トランジスタのチャネル領域となる部分に不純物を導入 し、前記紫外線照射後の選択トランジスタの中性しきい 30 値を正のしきい値とすることを特徴とする請求項24記 載の不揮発性半導体記憶装置の製造方法。

・【発明の詳細な説明】

 $\cdot [0001]$

・【産業上の利用分野】本発明は選択トランジスタを有す る電気的書き込み消去可能な不揮発性半導体記憶装置及 びその製造方法に関する。

 $\cdot [00002]$

・【従来の技術】電気的書き込み消去可能な不揮発性半導 体記憶装置には、選択トランジスタを有するNAND型 40 EEPROM, FLOTOX (floating gate tunnel o xide) 型EEPROM等と、選択トランジスタのないN OR型EEPROMとがある。選択トランジスタを有す るEEPROMは、メモリセルの状態を正のしきい値と 負のしきい値で区別するため、選択トランジスタがなけ れば、負のしきい値のメモリセルを非選択とした場合、 非選択セルにセル電流が流れ込み誤動作してしまう。そ のため、選択トランジスタをメモリセルと直列接続し誤 動作を防止している。

メモリセルを一部抜き出して示す回路図である。制御ゲ ートCG (図30ではCG1 ~ CG8) で制御される積 層型のメモリセル191 (以下、セルとも称する)が複数 個直列接続され、この直列接続端部、すなわちドレイン D側(ビット線BL方向;図30ではBL1, BL2) とソースS側にそれぞれ選択トランジスタ192 を配し選 択ゲートSG1, SG2 で制御する構成となっている。 図31はこのメモリセルにおける消去、書き込み及び読 み出し動作時に各所に印加される電圧例を示す図であ

・【0004】データの消去は、ビット線BL、ソースS をオープン、制御ゲートCG、選択ゲートSGを全部0 Vにバイアスし、基板Wに消去電圧VEE、例えば20V を印加することにより、酸化膜のトンネル現象を利用 し、すべての浮遊ゲート内の電子を引き抜く。これによ り、すべてのセルのしきい値はOV以下、すなわち、ノ ーマリオン化 (デプレッション型化、データ"1"化) される。

・【0005】データの書き込みは、制御ゲートCGのう ち、選択されたセルの制御ゲートには書き込み電圧Vpp 例えば20Vを、非選択セルの制御ゲートにはVppと0 Vの中間電位Vm 、例えば10Vが印加される。この状 態でピット線BLのうち、データ"0"を書き込むセル のビット線には0 V、データ"1"のままのセルのビッ ト線にはVm が印加される。

・【0006】このような電位関係において、選択セルの 制御ゲート電極がVppでビット線が0Vの選択セルで は、浮遊ゲート電極と半導体基板間の静電容量(Csl) と浮遊ゲート電極と制御ゲート電極間の静電容量(Cs2) ·) との比(Cs2/(Cs1+Cs2)) (以下カップリング比と 呼ぶ) により V pp電位が分割され、例えば、Cs2/(Cs1+ Es2)=0.5の場合、浮遊ゲート電極と半導体基板間の電位 差は10 Vとなる。

・[0007] このとき浮遊ゲート電極と半導体基板間の ゲート酸化膜 (以下トンネル酸化膜と呼ぶ) の電界はト シネル酸化膜厚が10mmであれば10MV/cmとな り、Fowler-Nordhim電流(以下トンネル電流と呼ぶ)が トンネル酸化膜を介して流れ、電子が浮遊ゲートに注入 され、そのセルのしきい値が正となり、選択セルに書き 込み ("0" 書き込み) が行われる。

·【0008】上記"0"書き込みを行うセル(例えばFI 6. 1中のBL1 とCG4 で選択されるセル) が属するN AND (SGI からSG2 まで直列接続されたメモリセー ルユニットをNANDと呼ぶことにする)及びそれ以外 のビット線BL1につながるNAND中の非選択セルの 制御ゲート電極にはVm の電位が印加されている。これ は、非選択セルトランジスタをオンさせておき、ピット 線電位0Vを選択セルのチャネルに転送し、選択セルの 書き込み特性を十分にとるためである。このとき非選択 ·【0003】図30は従来のNAND型EEPROMの 50 セルのトンネル酸化膜に印加される電界は5MV/cm

【0010】このような構成によれば、通常メモリセルには書き込みあるいは消去を行うためトンネル電流を流すのに十分な薄さの酸化膜(通常10nm程度)を半導体基板と電荷蓄積領域の間に設ける。選択トランジスタのゲート酸化膜は通常のトランジスタ動作を行うのでトシネル現象の起こらない、つまりトンネル電流が流れない程度の厚い酸化膜が必要である。例えば、書き込み動作時の選択トランジスタのゲート電圧が10Vとすれば選択トランジスタ(SG)のゲート酸化膜厚は30nm程度必要である。

 \cdot 【0011】 このように、メモリセルと選択トランジス 30 タのゲート酸化膜厚が異なる場合についてその製造工程 を以下に説明する。図33は従来のNAND型EEPR OMのメモリセルアレイの一部分を示す平面図である。図34~図45はそれぞれ、図33の要所の断面位置 ((A-A), (B-B), (C-C), (D-D)) を用いて製造工程を順次説明する断面図である。

・【0012】図34に示すように半導体基板101上に選択的に素子分離領域102を形成する(図34(B-B))。次に、図35に示すように半導体基板101上に熟酸化により第1のゲート酸化膜103を25nm程度形成する。次に、図36に示すようにフォトリソグラフィとウェットエッチング(例えば NH_4 F)を用いてメモリセル領域104の第1のゲート酸化膜を除去する。次、に、図37に示すように熱酸化により10nmの第2のゲート酸化膜105を形成する。

・【0013】一般的にフォトリソグラフィに用いる感光材(レジスト)中には金属不純物が含有されており、この金属不純物がそれぞれのゲート酸化膜の膜質の劣化を引き起こしてしまう。ゲート酸化膜質を劣化させずに2種類の膜厚のゲート酸化膜を形成しようとする場合、製 50

造工程はこれより長くて複雑な工程となってしまう。**製**

造工程を続いて説明する。 \cdot 【0014】図38に示すように、ゲート酸化膜103、105上に第1のポリシリコン106を200nm堆積し、PあるいはAsを 1×10^{20} cm $^{-3}$ ボーピングする。ここで不純物濃度が比較的小さいのは、後の熱工程におけるドーパントの拡散によるゲート酸化膜 105の耐圧劣化を極力防止するためである。

【0015】次に、図39に示すように、フォトリソグラフィと異方性エッチングを用いてポリシリコン106を加工し、フローティングゲートが形成される。この結果、フローティングゲート分離領域107が形成される(図39(B-B))。

・【0016】次に、図40に示すように、第1のポリシリコン106とフローティングゲート分離領域107上に、シリコン酸化膜あるいはシリコン酸化膜とシリコン窒化膜の積層膜(ONO膜)でなる絶縁膜108をシリコン酸化膜換算で例えば25nm形成する。

・【0017】次に、図41に示すように、上記第1のポリシリコン上の絶縁膜108上に第2のポリシリコン109を、例えば、400nm堆積しPあるいはAsを5×10²⁰cm⁻³ドーピングする。次に、図42に示すように、フォトリソグラフィと異方性エッチングを用いて選択トランジスタ110の部分とメモリセル111の部分を同時に加工する(図42(A-A))。

・【0018】次に、図43に示すように、選択トランジスタのゲート電極の一部112に対しフォトリソグラフィと異方性エッチングを用いて第2のポリシリコン109を除去する。すなわち、C-C線断面の図43(C-C)はビット線複数本おきに設けられる選択ゲートの信号伝播促進用のコンタクト部分を形成するための途中のプロセスであり、D-D線断面の図43(D-D)はデコーダと繋がるコンタクト部分を形成するための途中のプロセスである。

「【0019】次に、図44に示すように、BPSG (Bo ron Phospho-Silicate Glass) などの層間絶縁膜113 を堆積する。116 は後酸化膜である。次に図45に示すように、フォトリソグラフィと異方性エッチングを用いて選択トランジスタの第1、第2のポリシリコン106, 109上、(図示しないがメモリセル上、ドレイン、ソース領域上にも)コンタクトホール114を開孔する。その後、選択トランジスタの第1のポリシリコン106と第2のポリシリコン109を接続するようにアルミニウム配線115 (ビット線BITも同じ)を形成する。

・【0020】上記構成のように、選択トランジスタの第1のポリシリコン106と第2のポリシリコン109を接続するのは次の理由からである。第1のポリシリコン106はゲート電極として作用するが、高抵抗ポリシリコンである。このため、第2のポリシリコン109を配線として用いなければならない。

・【0021】このように選択トランジスタの第1のポリシリコン106と第2のポリシリコン109にコンタクトホールを開孔するため、コンタクトホール数が多くなる。コンタクトホールに対する合わせ余裕の関係からフリンジが必要であり、コンタクトホール数が多いほど高集積化は損なわれる。選択ゲートには図33に示すコンタクト領域121がビット線複数本(例えば128本あるいは256本)おきに必要であり、これが高集積化の大きな妨げとなる。

・【0022】また、図38(A-A)に示すように、メ 10 モリセル領域104には書き込みあるいは消去を行うためのトンネル電流を流すのに十分な薄さの第2のゲート酸化膜105を形成する。これに対し、選択トランジスタのゲート酸化膜は通常のトランジスタ動作を行うのでトンネル現象の起こらない、つまりトンネル電流が流れない程度の厚い第1のゲート酸化膜103を必要とする。このような2種類の酸化膜を作るため、フォトリソグラフィエ程における合わせ余裕、すなわち選択トランジスタのゲート電極端、あるいは選択トランジスタのゲート電極端、あるいは選択トランジスタのゲート電極端との合わせ余裕が必要である。この合わせ余裕が選択トランジスタとそれに隣接するメモリセルとの間の集積度を低下させる。

$\cdot [0023]$

・【発明が解決しようとする課題】このように従来では、 ゲート酸化膜を選択トランジスタ用とそれより薄いトン ネル酸化膜用とに作り分ける必要がある。特にトンネル 酸化膜の耐圧劣化の防止のため、これと接触する第1の ポリシリコンには多くの不純物を導入することはでき ず、高抵抗となる。従って配線としては不適当になるの で、上層の低抵抗の第2のポリシリコンを配線として用 い、コンタクトホールを介して各所で第1、第2のポリ シリコンを接続していた。このため、コンタクトホール 数が多くなり集積度の妨げになる欠点がある。

・【0024】この発明は上記事情を考慮してなされたものであり、その目的は第1のポリシリコンにコンタクトホールを開孔する必要がなく、すなわちコンタクトホール数が少なくコンタクトフリンジの必要のない選択トラシジスタを有すると共に、製造工程を複雑化することなくトンネル酸化膜の信頼性を向上させ、かつ集積化に優れた不揮発性半導体記憶装置及びその製造方法を提供することにある。

$\cdot [0025]$

・【課題を解決するための手段】この発明の不揮発性半導体記憶装置は、半導体基板表面のソース領域及びドレイシ領域と、前記基板上に形成された第1の制御ゲート電極と、この制御ゲート電極と前記半導体基板との間に第1の電荷蓄積領域を有し、書き込み時にはゲートと基板、ドレイン、ソース間の電位差により前記第1の電荷蓄積領域に電荷を注入し、読み出し時のゲート電圧より50

10

高いしきい値に設定し、消去時には書き込み時と逆の電位差により前記第1の電荷蓄積領域から電荷を放出させ、読み出しゲート電圧より低いしきい値に設定することによりデータを記憶するメモリセルと、前記メモリセル複数で直列接続を成しその端部に設けられる、第2の制御ゲート電極、及びこの制御ゲート電極と前記半導の電荷蓄積領域を同様の第2の電荷蓄積領域を有する選択トランジスタと、少なくとも前記選択トランジスタに予め正のしきい値を持たせる第2の電荷蓄積領域に電荷を注入する手段とを具備したことを特徴とする。

・【0026】また、前記選択トランジスタは、第2の制御ゲート電極と半導体基板との間に、前記第1の電荷蓄積領域と同様形状の前記第2の電荷蓄積領域としての電極領域を有して構成され、この電極領域下の前記半導体基板に設けられる、前記選択トランジスタを正のしきい値に制御するための不純物が導入されたチャネル領域を具備することを特徴とする。

・【0027】さらに、この発明の不揮発性半導体記憶装置の製造方法として、前記チャネル領域を有する選択トランジスタには紫外線照射を行う工程が設けられ、その中性しきい値が正のしきい値になるように構成されることを特徴とする。

$\cdot [0028]$

・【作用】選択トランジスタもメモリセルと同様なゲート電極構造を有する。このため、低抵抗の制御ゲート電極を選択ゲートの制御配線としてそのまま使用できるので高集積化の妨げとなるコンタクトホールを設ける必要がない。また、メモリセルと選択トランジスタに対するゲート絶縁膜は作り分ける必要がない。よって、ゲート絶縁膜の汚染の原因となる工程が省かれる。

$\cdot [0029]$

・【実施例】図1はこの発明の第1実施例に係るNAND型EEPROMのメモリセルアレイの一部分を示す平面図である。図11(A-A)、(B-B)、(C-C)はそれぞれ図1におけるA-A線、B-B線、C-C線に沿う断面図であり、図2~図10はそれぞれ図1における断面位置を要所に用いてこの発明に係る製造方法を工程順に示す断面図である。

 $2 \times 10^{20} cm^{-3}$ の濃度でポリシリコン204 中に導入する。この不純物濃度は後の熱工程におけるドーパントの拡散によるゲート酸化膜203 の耐圧劣化を防止するため比較的低い濃度で高抵抗となる。次に、リソグラフィと異方性エッチングを用いて素子分離領域202 上のポリシリコン204 を素子分離領域からはみでない幅で除去し浮遊ゲート分離領域205 とする(図5 (B-B))。

で (0032) 次に、図6に示すように、ポリシリコン20 4 と浮遊ゲート分離領域205 上に、900℃から100 0℃の温度範囲でドライ酸化して例えば15 nmの膜厚 の酸化膜を形成し、その上にLPCVD法によりシリコ シ窒化膜を例えば15 nmの膜厚で堆積し、その上に9 00℃から1000℃の温度範囲でウェット酸化により 例えば5 nmの膜厚の酸化膜を形成する。これにより、 シリコン酸化膜とシリコン窒化膜の積層絶縁膜(ONO 膜) 206 を形成する。

 \cdot [0033] 次に、図7に示すように、ONO膜206 上にLPCVD法により例えば400nmの膜厚のポリシリコン207 を堆積する。次にイオン注入法あるいは気相拡散によりPあるいはAsを3×10 $^{20}\sim$ 5×10 20 cm $^{-3}$ の濃度でポリシリコン207中に導入する。

・【0034】次に、図8に示すように、リソグラフィと 異方性エッチングを用いてポリシリコン207 とONO膜 206 とポリシリコン204 を順にエッチングして、メモリ セル208 と選択トランジスタ209 のゲート部を同時に形 成する(図8(A-A))。

・【0035】次に、図9に示すように、PあるいはAsをイオン注入し、ソース/ドレイン領域となる拡散層210を形成する。次に、800℃から1000℃の温度範囲でドライ酸化によりポリシリコン204,207表面と拡³⁰散層210上に酸化膜211を形成する。

・【0036】次に、図10に示すように、酸化膜211上 にBPSG膜212 を例えば1000nmの膜厚で堆積す る。次に、図11に示すように、リソグラフィと異方性 エッチングを用いて拡散層210 一部表面(図示しないビ ット線コンタクト部)と、メモリセル208 及び選択トラ ンジスタ209 におけるポリシリコン207 の一部表面が露 出するコンタクトホール213 を開孔する。その後、スパ ッタ法あるいはCVD法により、アルミニウムを例え ば、800nmの膜厚で堆積する。次にリソグラフィと 40 異方性エッチングを用いてこのアルミニウムを選択的に エッチングし配線214 (ビット線も同じ)を形成する。 ·【0037】図11 (C-C) はデコーダ (図示せず) 側に接続されるためのコンタクト領域の断面であり、素 子分離領域202 上にポリシリコン(204 , 207) の電極 が形成されている。選択トランジスタ209 の配線はメモ リセルと同様の低抵抗のポリシリコン207 (ゲート配 線) にコンタクトをとっている。

·【0038】このような構成によれば、高抵抗の第1のポリシリコン204 にコンタクトホールを開孔しないの

12

で、選択トランジスタのゲート配線においてセルアレイ 途中でのコンタクトホール形成の必要がなくなる。すな わち、前記図33の121の領域が必要なくなるので、コ シタクトホール数は必要最小限となり、高集積化に寄与 する。

・【0039】また、メモリセルと選択トランジスタに対するゲート絶縁膜は作り分ける必要がない。従って、メモリセルと選択トランジスタに対するゲート絶縁膜は同一工程となり、従来のようにリソグラフィ工程での合わせ余裕を必要としない。この結果、ゲート絶縁膜の汚染の原因となる工程が省かれメモリセルの信頼性が向上されると共に集積度向上に寄与する。

 \cdot [0040] 図12は図1の構成によるこの発明のNAND型EEPROMのメモリセルを一部抜き出して示す 回路図である。図1 \sim 図11中の対応する箇所は同一の 符号を付している。

【0041】制御ゲートCG(図12中CG1~CG8 ・)で制御される積層型のメモリセル208(以下、セル とも称する)が複数個直列接続され、この直列接続端 部、すなわちドレインD側(ビット線BL(BL1, B L2))とソースS側にそれぞれ選択トランジスタ209 を配し、選択ゲートSG(SG1, SG2)で制御する 構成となっている。この選択トランジスタ209 はメモリ セル208 と同様の浮遊ゲートを有している。

 \cdot [0042] すなわち、上記浮遊ゲートは例えば前述の 図11で示した第1のポリシリコン204 であり、選択ゲートSG1, SG2 や制御ゲートCGは図11で示した 第2のポリシリコン207 である。

・【0043】選択トランジスタ209 は書き込み、読み出 0 し時には選択されたもの以外は非導通状態としなければ ならない。そこでまず、選択トランジスタのしきい値が 正になるようにその浮遊ゲートに予め電荷を注入させて おくSG書き込み手段が必要になってくる。

・【0044】図13はこの発明に係る選択トランジスタ209のしきい値制御を行うためのデコード系の回路例を示している。すなわち、制御ゲートCGのデコーダ内に選択ゲートSGのデコード動作が行えるよう組み込まれている。ロウメインデコーダ301、ロウサブデコーダ302からなり、ロウメインデコーダ301の回路は図14のように構成され、ロウサブデコーダ302は図15のように構成されている。

「(0045)図14に示すロウメインデコーダは、NAND束からなるメモリセルブロックのうちの1つを選択する回路である。外部から入力されるアドレスは、図示しないアドレスラッチ回路によって内部ロウアドレスに変換され、この内部ロウアドレスによってメモリセルブロックのうちの一つを選択するため、ノードN1から図15に示すようなロウサブデコーダに信号を供給する。選択されたロウサブデコーダ302の入力ノードN1の電50位は5V(Vcc)、また非選択のロウサブデコーダ302

の入力ノードN1の電位は0Vとなる。

・【0048】電源VAの電位はVpp(20V)となっているから、ロウサブデコーダ部のノードN3の電位は0 20 Vとなり、ノードN4の電位は20Vとなる。これにより、ロウサブデコーダの出力ゲート410は非導通状態、放電用Nチャネルトランジスタアレイ411は導通状態となる。従って、制御ゲートCGは全部0Vに設定される。

・【0049】一方、ドレイン側のセレクト線(SG1)の端部においてノードN4の電位と同じ20Vがゲートに印加されるQ122, Q131に対し、その両電源側に接続されたPチャネルMOSトランジスタQ121, Q132のゲートは共に0Vにされる。これにより、このドレイ30シ側セレクト線の端部は遮断状態になる。また、ソース側のセレクト線(SG2)の端部ではQ134, Q135, Q136が非導通状態である。よって、ノードN3の電位と同じノードN5の0Vは、SG書き込み用トランジスタQ141, Q142を導通させ、電源VDからの高電圧Vppにより、選択ゲートSGに20Vが印加されるように構成されている。

・【0050】上記のようなデコーダの構成により、図1 2に示す選択トランジスタ209のしきい値設定は実際以下のシーケンスで達成される。まず、制御ゲートCG及 40 び選択ゲートSGを全部0V、ビット線、ソースをオープン、基板をVppにする事により、CG、SGの浮遊ゲート電極から、基板へトンネル電流を流し、すべての浮遊ゲート内の電子を引き抜き消去状態とする。

10V) を転送するため余り高くしてはならず、例えば 1V程度に設定する。

·【0053】データ書き込みは、従来と同様で、制御ゲ ートCGのうち、選択されたセルの制御ゲートには書き 込み電圧Vpp、例えば20Vを、非選択セルの制御ゲー トにはVppと0Vの中間の電位Vm、例えば10Vが印 加される。この状態でビット線BLのうち、データ ·"0"を書き込むセルのビット線には0V、データ ·"1"のままのセルのビット線にはVm が印加される。 ·【0054】すなわち、図18に示すように、制御ゲー トCG4 に繋がる所定のメモリセルCELL1 に選択的に書 き込みを行うとすると、CG4 にVpp(20V)を印加 し、それ以外のCGと選択ゲートSG1 、ビット線BL 2 にはVm (10V)、ピット線BLI、SG2 には接 地電位GNDを与える。これにより、CELL1 だけにはト シネル電流が流れるに十分な電界がかかり、しきい値が 正となり、選択セルに書き込み("0"書き込み)が行 われる。他のセルにはチャネル側にVm が印加されるの で、トンネル酸化膜にかかる電界が緩和 (5 M V / c m) されトンネル電流は流れない。また、書き込みセル のしきい値は0V以上Vcc(例えば5V)以下にする。 ·[0055] データの読み出しも、従来と同様で、選択 されたセルの属するビット線はVcc、例えば5Vにプリ チャージされ、非選択のピット線には0 Vにされる。そ して選択されたセルの制御ゲートに0V、それ以外の非 選択セルの制御ゲートにはVcc、が印加され選択ゲート を開いてビット線から電流が流れ込むか否かによってデ ータ"0"/"1"を判定する。すなわち、セルがデプ レッション化していれば電流は流れるが、しきい値が正 になっていれば電流は流れない。図19はCELL1 を読み 出すときの電圧印加状態を示している。また、図20に 上記実施例のメモリセルにおける消去、書き込み及び読 み出し動作時に各所に印加される電圧例を示す。

・【0056】上記実施例における選択トランジスタの浮遊ゲート電極への電荷注入はユーザの使用状態において、例えば、以下のシーケンスのように自動的に行える

15

・(1) 選択トランジスタ、メモリセル一括消去

・(2) 選択トランジスタ書き込み(しきい値制御のため Verifyを行ってもよい)

・(3) メモリセル選択書き込み

なお、データの書き換え時にも上記(1)~(3)の動 作を行う。

-【0057】しかし、上記のようなシテスムにした場 合、第1に、選択トランジスタにも書き込み消去ストレ スが加わるため、選択トランジスタが不良になる可能性 が高くなる。第2に、データ書き換え時に、選択トラン 10 ジスタの書き込みを行わなければならないため、トータ ルの書き込み時間が長くなる、等の問題がある。

・【0058】そこで、選択トランジスタの浮遊ゲート電 極への電荷注入は工場出荷時に製造者が行う。ユーザ側 でデータの書き換えを行う場合には、上述のように消去 時に選択トランジスタにVppあるいはVm を印加し、選 択トランジスタの電荷が消去されないようにする回路構 成とすればよい。

・【0059】また、選択トランジスタへの書き込みにお いて上述のように、しきい値を例えば1V程度に制御す る必要がある。ここで、選択トランジスタとメモリセル とが前述したカップリング比(Cs2/(Cs1+Cs2))が同じ とすると、同じVpp電圧を与えた場合、メモリセルより 短い書き込み時間で選択トランジスタの書き込みを行わ なければならず、しきい値制御がむずかしい。また、選 択トランジスタ書き込み時のVppを低くする方法もある が、回路が複雑になるという難点がある。

・【0060】上記問題は選択トランジスタのカップリン グ比 (Cs2/(Cs1+Cs2)) をメモリセルのそれより小さく すれば容易に解決できる。例えば、ワード線方向への浮 ³⁰ 遊ゲート電極長Fdl(図1に図示)をメモリセルの浮遊 ゲート電極長Fd2より小さくすることにより、選択トラ シジスタの浮遊ゲート電極と前記制御ゲート電極間の静 電容量Cs2 が小さくなりカップリング比が小さくなる。 選択トランジスタのカップリング比を小さくすることに より、消去時、あるいは選択書き込み時の選択トランジ スタの誤消去、誤差書き込みを防止できる。

·【0061】図21はこの発明の第2実施例に係るNA ND型EEPROMのメモリセルアレイの一部分を示す 平面図である。図22(A-A), (B-B), (C- 40 C) (D-D) はそれぞれ図21におけるA-A線、B - B線、C-C線、D-D線に沿う断面図である。上述 の選択トランジスタのカップリング比をメモリセルのそ れより小さくする構成の他の例で、図1との相違点は図 22 (B-B) に示すように選択トランジスタにおいて*

 \cdot (Vpp- (VSG1 - VthSG)) \times C Rcell/Ttunnel < 6 MV/c m ...(1)

ただし、VthSGは選択トランジスタの紫外線照射後の中 性しきい値、CRcellはメモリセルのカップリング比、 Ttunnelはトンネル酸化膜の膜厚を意味する。

・【0067】また、メモリセルのカップリング比は制御 50 る。

16

*浮遊ゲート分離領域205 を設けずに、浮遊ゲート(ポリ シリコン204) を連続させた構成となっていることであ る。従ってこの実施例では、図示しないが製造方法に関 する前記図5から図10の各(B-B)断面図のポリシ リコン204 は図4のポリシリコン204 のごとく、浮遊ゲ ート分離領域205 を設けない構造となる。

・【0062】この実施例を適用する場合次の条件が必要 である。図22 (D-D) に示すように、メモリセルの 浮遊ゲート分離領域205 において、幅しとポリシリコン 204の膜厚Tとの関係、2T>Lを満足すれば、選択ト ランジスタの容量のカップリング比がメモリセルのそれ より小さくなる。

・【0063】上記構成によれば、選択トランジスタは浮 遊ゲート分離領域205 を持たないので選択トランジスタ 全体の共通の浮遊ゲートとして存在することになる。よ って選択トランジスタそれぞれのカップリング比のばら **つきは皆無になる。個々の選択トランジスタのしきい値** の均一化が容易になる。その他の構成は図1と同様であ り、コンタクトホール数は必要最小限となり、高集積化 に寄与する。

・【0064】次に、この発明の第3実施例を以下に説明 する。上記2つの実施例によれば、選択トランジスタ20 9 は書き込み、読み出し時には選択されたもの以外は非 導通状態としなければならない。すなわち、選択トラン ジスタはエンハンスメント型トランジスタでなければな らない。また、上記のように、書き込み時において選択 されるメモリセルと制御ゲートを共通に接続するメモリ セルには制御ゲートにVppが印加されるため、誤書き込 みを防止するためのVm (例えば10V) をチャネルに 供給する必要がある(図20における"1"書き込

・【0065】このような条件を保ちつつ、選択トランジ スタの浮遊ゲート電極への電荷注入の工程、すなわち選 択トランジスタの書き込み工程なしに選択トランジスタ に所望のしきい値を持たせる構成を以下説明する。この 実施例の特徴は、紫外線照射により全部のメモリセルを 消去状態にし、このとき、選択トランジスタも紫外線照 射されその中性しきい値が正の値を保つようにする選択 トランジスタを構成することである。

・【0066】トランジスタのソース、ドレイン間電圧は ゲート電圧とそのトランジスタのしきい値の差で決ま る。トンネル酸化膜をトンネル電流(F-N電流)が流 れ始めるために必要なトンネル酸化膜にかかる電界は約 6MV/cmであるから、

ゲートと浮遊ゲートの間の絶縁膜の膜厚をTinter-pol y、面積をSinter-poly、トンネル酸化膜と浮遊ゲート 電極の作る面積をStunnelとすると、次式で定義され

CRcell= (Sinter-poly/Tinter-poly) / ((Sinter-poly/Tinter-poly)

+ (Stunnel/Ttunnel)) ··· (2)

また、書き込み時に選択トランジスタの制御ゲートにV SG! (図20に図示の10V) を印加したとき、選択ト ランジスタの浮遊ゲートに書き込みがおこってはならな い。なぜなら、(1) 式に示すVthSGが大きくなるため、

·"1" 書き込みセルに誤書き込みが起こってしまうから*

VSG1 × CRSG1 / Ttunnel < 6 MV/cm

 \cdot (Vwell-VSG1) \times CRSG1 / Ttunnel < 6 MV/cm \cdots (4)

値VthSGが大きい場合、上述と同様誤書き込みが起こっ てしまうので、選択トランジスタに関してはチャネルイ オン注入等でしきい値を調整しておく必要がある。

·【0068】例えば、上記CRcell、CRSG1とも0. 5としたとき、図20に示す電圧例は上記(1)から(4) 式を満足する。また、そのときの選択トランジスタの紫 外線照射後の中性しきい値VthSGは1V程度でよい。た だし、中性しきい値VthSGは各電位関係によって決定さ れるものなので1∨に限るものではない。

·【0069】図23, 図24は上記第3実施例に関する 20 選択トランジスタのイオン注入の工程を含んだ製造方法 を前記第1実施例に適用した場合を示す断面図である。 すなわち、前記図2から図3に移る工程の間において、 図23に示されるように、選択トランジスタのチャネル 領域となる部分以外をレジストで覆って選択トランジス 夕のチャネル領域に不純物をイオン注入する工程を追加 する。第2実施例への適用も同様であるので、第2実施 例に関する説明は省略する。

・【0070】図23の工程は例えば次のような製造方法 による。前記図2の構成の後、基板201の素子領域表面 30 【0074】この場合、選択トランジスタへの書き込み 上に例えば20mmの酸化膜311 を形成し、フォトリソ グラフィ技術により、選択トランジスタのチャネル形成 領域以外をレジスト312 で被覆する。その後、イオン注 入法により、選択トランジスタのチャネル形成領域に不 純物313 を注入する。この不純物313 は例えばポロンで あり、30keVの加速電圧で、ドーズ量は1×10¹³ cm-2程度注入される。次に、20nmの酸化膜311を ウェットエッチングにより除去する。

・【0071】上記イオン注入工程が追加されると、前記 図3以降の製造工程を示す断面図において、図示しない が、選択トランジスタのチャネル領域には不純物(ボロ シ) 313 が導入された状態となる。従って、前記図11 の各断面に対応する構成として図24に示されるよう。 に、図24(A-A)及び(B-B)の選択トランジス タ209 のチャネル領域は不純物 (ボロン) 313 が導入さ れた状態となっている。この点のみが前記図11と相違 している。平面図に関しては図1と同様の構成である。 ・【0072】選択トランジスタの領域にイオン注入する イオン種はB (ポロン) に限るものではなく、BF2で もよい。また、ドーズ量についても1×10¹³c m⁻²に

タが消去状態になってはならない。従って選択トランジ スタのカップリング比をCRSG1とすると、次式が成立 しなければならない。

*である。また、選択トランジスタは常にエンハンスメン

ト型でなければならないので、消去時に選択トランジス

さらに、選択トランジスタの紫外線照射後の中性しきい 10 限るものではなく、所望のしきい値が得られるドーズ**量** でよい。加速電圧についても同様所望の特性が得られれ ば、30keVに限るものではない。また、良く知られ ているトランジスタのナローチャネル効果によるしきい 値上昇を抑制する必要がある場合には、P (リン) ある いはAs(ヒ素)をイオン注入しても良い。また、選択 トランジスタの浮遊ゲート電極は浮遊ゲート分離領域を 有していなくてもよく、上記式 (3), (4) を満足してい れば良い。

・【0073】上記第3実施例の構成によれば、選択トラ シジスタは書き込み工程なしに所望のしきい値を持たせ ることができる。すなわち、アセンブリ(製品組み立 て) 工程の前に紫外線照射による消去工程を経て、選択 トランジスタとして所望のしきい値を確定させればよ い。紫外線照射は、例えば波長λ=2537オングスト ロームで3mW/cm2:10分以上行う。その後、ユ ーザ側でデータの書き換えを行う場合には、前述のよう に消去時に選択トランジスタに V ppあるいは Vm を印加 し、選択トランジスタの電荷が消去されないようにする 回路構成とすればよい。

手段は必要ないから、図15に対応するロウサブデコー ダは図25のように一般的な構成となる。図26は図2 5の回路動作を決定する各部の電圧例を示している。 ·【0075】以上、3つの実施例を用いてこの発明を説 明したが、上記各実施例に限るものではなく、その主旨 を逸脱しない範囲で種々の応用が可能である。例えばこ の発明は、NAND型EEPROMを一例として説明し たが、FLOTOX型EEPROMについても同様に、 選択トランジスタを浮遊ゲート電極をもつ構造にして、 40 ゲート酸化膜をトンネル酸化膜としても同様の効果、す なわちトランジスタ構造の共通化による製造工程の簡素 化に伴う汚染原因となる工程の削除、コンタクト数の削 減による集積度向上が達成される。

・【0076】また、半導体基板上に薄いゲート酸化膜と シリコン窒化膜の積層絶縁膜構造上にゲート電極を形成 するMNOS構造、あるいは半導体基板上に薄いゲート 酸化膜とシリコン窒化膜と薄い酸化膜の積層絶縁膜構造 上にゲート電極を形成するMONOS構造のメモリセル は、シリコン窒化膜中のトラップに電荷を注入あるいは 50 放出することによりデータプログラムを行う。このよう

なMNOS、MONOS構造のEEPROMについても 選択トランジスタをもつ構造であれば、選択トランジス タをMNOSあるいはMONOS構造にすることによ り、上記各実施例と同様の効果が得られる。

・【0077】第1実施例における副次的な効果を説明する。図27(a), (b)の平面図は共に、選択トランジスタの浮遊ゲートポリシリコン2048、メモリセルの浮遊ゲートポリシリコン204M、ソース/ドレイン領域の拡散層210、ビット線コンタクトBC、レジスト膜の開口部ROを示している。

·【0078】微細加工では、フォトリソグラフィ技術に伴う解像度の限界により、エッチング用のマスクとなるレジスト膜の角が丸みを帯びてしまう。浮遊ゲート分離領域205をメモリセル部分にのみに設ける構造では、図27(a)に示すように、選択トランジスタに隣接するメモリセル部の浮遊ゲート分離領域205はこの丸みを帯びたレジスト端部の影響で変形する恐れがある。これにより、選択トランジスタに隣接するメモリセルのカップリング比がばらつく。

・【0079】これに対して第1実施例における構成では、図27(b)に示すように選択トランジスタ部にも続いて分離領域205が形成されるので、選択トランジスタに隣接するメモリセル部の浮遊ゲート分離領域205が、レジスト膜の形状の影響で変形する心配はほとんどない。従って、メモリセルのカップリング比のばらつき抑制に寄与する。

・【0080】図28は図1におけるビット線としての配線214がボンディングパッドに導かれる例を示す断面図である。上記図27に示したビット線コンタクトBCが示されている。半導体基板201上に素子分離膜202、ゲート酸化膜203、浮遊ゲート電極であるポリシリコン204、その上に絶縁膜(例えばONO膜206)を介して制御ゲート電極となるポリシリコン207が形成される。層間絶縁膜217を介するコンタクトホール216により拡散層210と第1層目の配線214(ビット線)が接続される。

・【0081】半導体基板201上のゲート絶縁膜223、その上のゲート電極215、ゲート電極215の両側の半導体基板201表面の拡散層2101、2102により、周辺回路のトランジスタが形成されている。この拡散層2101と上記配線214がコンタクトホールを介した第2層目の配線2191により接続される。さらに、拡散層2102は第2層目の配線2192と接続され、この配線2192はコンタクトホールを介して第3層目の配線221と接続される。この第3層目の配線221は層間絶縁膜217の所定領域にボンディング用の開孔部222として露出している。

・【0082】 このように、配線は複数層の金属電極と絶 スは書き込み動作 縁膜の積層構造であり、この金属電極間を接続するコン 5 V となる電源に タクトホールの形成工程を伴う。この図28では3層構 ップ回路の電源も 造の配線を示したが、これに限らず、これより多層、少 50 時は5 V である。 20

ない層の構造、もしくは単層構造も考えられる。

【0083】図29はこの発明の応用例であり、本願のNAND型EEPROMのセンス系回路として、強制反転型のベリファイ機能を有するセンス回路を適用した回路図である。説明の都合上ピット線3本分を取り出して示す。図12の構成のメモリセルからなるメモリセルアレイ11、強制反転型のセンス回路及び書き込みデータラッチ12、ベリファイ検出回路13、カラムゲート14、制御回路15を示す。

·【0084】図29によると、1ビット線分の回路は次 のように構成される。ビット線BL (図ではBLx ;x は1~3)には、図12に示されるようなNAND型メ モリセル2 (図では2-x ;x は1 ~3)が複数接続され ている。PチャネルトランジスタQ1 はビット線BLを 充電するために設けられている。書き込みデータを一時 的に保持するフリップフロップ回路1 (図では1-x ; x は1 ~3) は、ノードN (図ではNx ;x は1 ~3) と **ソードBN (図ではBNx ; x は1 ~3) を持ってお** り、フリップフロップ回路1のノードNとピット線BL 間はNチャネルトランジスタQ2 により導通制御され る。フリップフロップ回路1のノードBNと0Vの接地 電位との間にNチャネルトランジスタQ3 、Q4 が直列 に接続されている。このトランジスタQ3 のゲートはビ ット線BLに接続されている。これらトランジスタQ3 とQ4 は強制反転手段(データ設定回路)を構成する。 ·【0085】リセット機能として、ノードNと0Vの接 地電位との間にNチャネルトランジスタQ5 が設けられ る。ノードBNにそのゲートが接続されているNチャネ ルトランジスタQ6 (図ではQ6-x ;x は1~3) はべ リファイ動作終了を検出する機能を持つ。このトランジ スタQ6 のソースは接地され、ドレインは共通ベリファ イ線VLに接続されている。このベリファイ線VLと電 源との間にはベリファイ線 V L を充電するための P チャ ネルトランジスタQ7 が接続されている。このベリファ イ線VLからインバータ3 を介してベリファイ検知信号 VFYが出力される。フリップフロップ回路1 における 各端子はカラムゲート4 を介してI/O 線、 BI/O 線(I/ θ の反転信号線)に接続されている。

・[0086]すべてのトランジスタQ1のゲートにはゆ1信号線が接続され、また、すべてのトランジスタQ2のゲートにはゆ2信号線が、Q3のゲートにはゆ3信号線が接続される。リセット用のトランジスタQ5のゲートにはゆR信号線が接続され、トランジスタQ7のゲートにはゆ4信号線が接続される。クロック発生回路5はクロックゆ1、 ϕ 2、 ϕ 3、 ϕ 4、 ϕ 8 の各信号を所定のタイミングで駆動制御する。トランジスタQ1のソースは書き込み動作時は10V、それ以外の時は電源電圧5 Vとなる電源に接続されている。また、フリップフロップ回路の電源も書き込み動作時は10V、それ以外の時はほどである

4 を立ち下げ、共通ペリファイ線VLを5Vにプリチャ ージする。ここで、トランジスタQ6-1 , Q6-2 , Q6-3 のうち一つでもオンして導通すれば、共通ベリファイ 線VLが放電される。また、トランジスタQ6-1 からト ランジスタQ6-2 のすべてがオフし、非導通であれば、 共通ベリファイ線VLは5Vのままである。

22

・【0087】上記構成のセンス系回路の動作を説明す る。ビット線電位を読み込む前に信号 oR によりトラン ジスタQ5 をオンさせてフリップフロップ回路1 を初期 化 (ノードNを"L"レベル) しておき、その後、信号 ϕ 1 によりビット線BLをプリチャージする。信号 ϕ 2 によりトランジスタQ2 をオンさせ、ビット線をフリー ランニング状態におく。ある時間経過後、信号φ3 によ りトランジスタQ4 をオン状態にする。このとき、ビッ ト線電位が"L"レベルになっていればフリップフロッ プ回路!の状態は初期値と同一であるが、"H"レベル になっていればフリップフロップ回路」の状態が反転 し、ノードBN1 を "H" から "L" に設定しなおす。 ·【0088】上述の具体的動作を(A)ノードNが ·"L" にセットされ選択したセルに"0" データを書き 込む動作をさせた場合、(B) ノードNが"H"にセッ トされメモリセルに"1"データを書き込む動作、つま り消去状態のままに保つ動作をさせた場合に別けて説明 する。

·【0094】この結果、ノードN1~N3のうち、一つ でも0Vの電位のピット線があれば(すなわち書き込み がまだ完了していないビット線があれば)共通ベリファ イ線VLは放電し、出力VFYは5Vとなる。また、ペ リファイ後のノードN1 からノードN3 のすべてが5 V となれば(すなわち全ビットに対して書き込みが終了し てしれば) 共通ペリファイ線VLは5Vのままであり、 出力VFYは0Vとなる。

·【0089】まず、(A)の書き込み条件の場合、次の ベリファイ時の読み出し動作において、トランジスタQ ²⁰ 2 オフ、トランジスタQ1 オンによるビット線のプリチ ャージから一定時間(フリーランニング期間)を経ると 次のようなセルの状態が考えられる。

・【0095】このように、一括ベリファイ回路を設ける と、全ビットの書き込みが終了しているか否かを一括し て検出できる。この結果、書き込み動作及びベリファイ 動作のサイクルをいつ停止すべきかを判定できる。信号 φ4により共通ベリファイ線VLを充電するタイミング はベリファイ読み出し中もしくはそれ以前に設定するこ とができ、一括ベリファイ時間、書き込み時間の短縮に 寄与する。このようなベリファイ手段を設けたセンス系 回路は第1、第2実施例における選択トランジスタの書 き込み後のベリファイにも利用できる。

(i) 確実に"0"データとしてのしきい値を得たセルは ビット線のプリチャージ電位を保つ。

・【0096】この発明の実施例で示した製造方法は、一 代表例であり、本発明の効果を損ねるものでなければ、 種々の応用が可能である。例えば、上記実施例ではトン ネル酸化膜を10nmとしているが、トンネル酸化膜の 厚さは制御ゲート電極にVppを印加したときに浮遊ゲー ト上下の静電容量による電位分割によりトンネル酸化膜 にかかる電界が決定されるため。Vppやカップリング比 により膜厚の適正値は異なり10nmに限るものではな

(ii) まだ、しきい値の設定が十分でない、つまり電子が 必要量注入されていないセルはオン状態に近く、ビット 線のプリチャージ電位を放電させてしまう。

> ・【0097】また、各実施例では半導体基板について規 定していないが、P型シリコン基板でもN型基板でもよ い。また、N型MOSでメモリセルを形成する場合は、 P型基板あるいはN型基板にPウェルを形成しメモリセ ル形成領域の基板表面をP型にしておく。逆に、P型M OSでメモリセルを形成する場合は、N型基板あるいは 40 P型基板にNウェルを形成しメモリセル形成領域の基板 表面をN型にしておく。

·【0090】上記フリーランニング期間後、信号 φ3 に よりトランジスタQ4 をオン状態にする。(i) の状態に 30 なっていればフリップフロップ回路1 のノードBNは ·"L"となりラッチデータは反転する。これにより、こ のビット線につながる選択セルは次の再書き込み動作か ら除外される。なぜなら、次の再書き込み動作時にはノ ードNは"H"であり、ビット線に書き込みが禁止され る中間電圧 $(V_m = 1 \ 0 \ V)$ が印加されることになるか らである。

> ・【0098】また、トンネル酸化膜に熱酸化膜を用いた が、その形成条件は上記以外でもよく、また窒化酸化膜 のような絶縁膜を使用してもよい。また、浮遊ゲート電 極上の絶縁膜は上記実施例においてはONOを用いてい るが、酸化膜単層でもかまわない。また、それらの形成 条件も熱酸化ではなくCVD法による形成でもよい。ま た、制御ゲート電極にポリシリコンを用いたが、ポリシ リコンとシリサイドの積層膜を用いても良いし、シリサ 50 イド単層でもよい。実施例では金属配線層にアルミニウ

·【0091】(ii)の状態になっていれば、トランジスタ Q3 はオンせず、ノードNは"L"のままであるから次 の再書き込み動作が行われる。この再書き込み動作は、 ベリファイ時において、上記(i) の状態を得るまで繰り 返される。 ·【0092】一方、(B) の書き込み条件ではビット線

は必然的に放電状態になるから、トランジスタQ3 はオ

シせず、ノードNは"H"のままであり、次の再書き込

み時には書き込み当初と同様にビット線に書き込み禁止

の中間電圧が印加される。すなわち、フリップフロップ

回路1のノードNが"H"に接続されたビット線は書き

込みは起こらない。 ·【0093】所定時間のベリファイ動作終了後、信号 φ

ム合金を用いているが、WSiのようなシリサイドやポリシリコンとシリサイドの積層膜を用いてもよい。

·[0099] さらに、実施例では、コンタクトホール開 孔後、アルミニウム合金を堆積しているが、アルミニウ ム合金堆積前に他の金属でパリアメタル層を形成しても 良く、また、コンタクトホールは、シリコンや金属で埋 め込んでも良い。

 $\cdot [0100]$

・【発明の効果】以上説明したように本発明によれば、電気的書き込み消去型不揮発性半導体記憶装置において、第一のポリシリコンにコンタクトホールを開孔する必要がなく、即ちコンタクトホール数が少なくコンタクトフリンジの必要のない選択トランジスタを有すると共に、製造工程を複雑化することなくトンネル酸化膜の信頼性を向上させる不揮発性半導体記憶装置及びその製造方法を提供することができる。

・【図面の簡単な説明】

·【図1】この発明の第1実施例に係るNAND型EEPROMのメモリセルアレイの一部分を示す平面図。

・【図2】図1で示す各断面位置における第1の工程断面 20 図.

・【図3】図1で示す各断面位置における第2の工程断面図。

·【図4】図1で示す各断面位置における第3の工程断面図。

・【図5】図1で示す各断面位置における第4の工程断面 図

·【図6】図1で示す各断面位置における第5の工程断面図。

・【図7】図1で示す各断面位置における第6の工程断面 30 図

・【図8】図1で示す各断面位置における第7の工程断面図。

・【図9】図1で示す各断面位置における第8の工程断面図

·【図10】図1で示す各断面位置における第9の工程断

·【図11】図1で示す各断面位置における第10の工程 断面図。

·【図12】図1の構成によるこの発明のNAND型EE 40 PROMのメモリセルを一部抜き出して示す回路図。

・【図13】この発明に係る選択トランジスタのしきい値 制御を行うためのデコーダ系の要部を示す回路図。

·【図14】図13のロウメインデコーダ部分の具体的な 回路図。

·【図15】図13のロウサブデコーダ部分の具体的な回路図。

・【図16】図15の回路動作を決定する各部の電圧例を 示す図。

・【図17】この発明に係るメモリのデータ消去に関する 50

動作を説明する回路図。

 \cdot 【図18】この発明に係るメモリのデータ書き込みに関する動作を説明する回路図。

24

·【図19】この発明に係るメモリのデータ読み出しに関する動作を説明する回路図。

·【図20】この発明に係るメモリセルにおける消去、書き込み及び読み出し動作時に各所に印加される電圧例を示す図。

・【図21】この発明の第2実施例に係るNAND型EE10 PROMのメモリセルアレイの一部分を示す平面図。

・【図22】図21で示す各断面位置における工程断面図。

・【図23】この発明の第3実施例に係る構成の製造工程を一部抜き出して示す断面図。

・【図24】この発明の第3実施例に係る構成を図1で示す各断面位置に対応させた断面図。

・【図25】この発明の第3実施例に対応させた図13の ロウサブデコーダ部分の具体的な回路図。

·【図26】図25の回路動作を決定する各部の電圧例を 示す図。

·【図27】第1実施例の副次的な効果を説明するための 平面図。

·【図28】図1におけるビット線としての配線がポンディングパッドに導かれる例を示す断面図。

・【図29】この発明の応用例の構成を示す回路図。

·【図30】従来のNAND型EEPROMのメモリセルを一部抜き出して示す回路図。

・【図31】図31のメモリセルにおける消去、書き込み 及び読み出し動作時に各所に印加される電圧例を示す

・【図33】従来のNAND型EEPROMのメモリセルアレイの一部分を示す平面図。

·【図34】図33で示す各断面位置における第1の工程 断面図。

·【図35】図33で示す各断面位置における第2の工程 断面図。

・【図36】図33で示す各断面位置における第3の工程 断面図。

·【図37】図33で示す各断面位置における第4の工程 断面図。

・【図38】図33で示す各断面位置における第5の工程 断面図。

·【図39】図33で示す各断面位置における第6の工程 断面図。

・【図40】図33で示す各断面位置における第7の工程 断面図。

·【図41】図33で示す各断面位置における第8の工程 断面図。 25

・【図42】図33で示す各断面位置における第9の工程断面図。

・【図43】図33で示す各断面位置における第10の工程断面図。


・【図44】図33で示す各断面位置における第11の工程断面図。


・【図45】図33で示す各断面位置における第12の工程断面図。

26


*・【符号の説明】

201 …半導体基板、202 …素子分離領域、203 …ゲート酸化膜、204 , 207 …ポリシリコン、205 …浮遊ゲート分離領域、206 …積層絶縁膜、208 …メモリセル、209 …選択トランジスタ、210 …拡散層、211 …酸化膜、212 …BPSG膜、213 …コンタクトボール、214 …配線。







·【図7】




·【図9】




·【図11】







·【図8】




·【図10】




·【図12】




·【図23】



·【図13】



·【図15】




日 ~ Well電位が味み出し時Vcc、書名込み特、消去時Vppの PチャネルMOSトランジスタ

·【図16】


		読み出し時	書き込み時	SG書き込み	消去
信号	A	Vec	٧٠٥	GND	GND
債号	В	GND	GND.	Vac	Vec
信号	Ç	GND	GND	GND	Vpp
復号	D	Vae	GND	GND	GND
信号	E	GND	Vec	GND	GND
電源	VA	Vcc	Vpp	Vpp	Vpp
電車	VB	Vas	٧m	Vac	Vee
電源	٧c	Vos	Ves	Voe	Vpp
電車	٧D	Vec	٧٫٫	Vpp	GND

·【図17】




·[図20]

	読み出し	消去	書き込み
BL	5V プリチャージ	OPEN	`0´書き込み OV ` ´書き込み OV
SGI	5٧	20V もしくは 10V	107
CG	選択 QV 非選択 5V	OV	選択 20V 非選択 10V
\$G2	5٧	20V もしくは 10V	ov
W	ov	20V	٥٧
\$	٥٧	OPEN	· 0V



·【図22】


·【図31】



	読み出し	消去	き込み
ВL	5V プリチャージ	OPEN	"O"書き込み 0V "1"書き込み 10V
SGI	5V	ΟV	107
CG	選択 OV 非選択 5V	ov	選択 20V 非選択 10V
\$G2	5V	٥٧	0٧
w	ov	200	٥٧
S	0V	OPEN	0٧

·【図25】


·【図26】





	読み出し時	書き込み時	消去
信号 A	V cc	Vcc	GND
信号 B	GND	GND	V cc
信号 C	GND	G N D	Vpp
信号 D	Vcc	GND	GND
信号 E	GND	Vcc	GND
電源 V _A	Vcc	Vpp	V pp
電源 VB	Vcc	Vm	V cc
電源 Vc	Vcc	Vcc	V pp


は ・ Wel!電位が読み出し時Ycc、書き込み時、別去時Yppの ドチャネルMOSトランジスタ


·【図35】














·【図41】







·【図42】

·【図43】




·【図44】





·【図45】



フロントページの続き

(51) In	t. C	16.
\U.I	, , ,	ι. υ	1. "

識別記号

庁内整理番号

FΙ

技術表示箇所

· G11C 16/02 16/04 16/06

· HO1L 27/115

510 A G 1 1 C 17/00 4 3 4 H01L 27/10